CELL MULTI-ADDRESS DEVICE

Reference 2

Publication number: JP2000115178
Publication date: 2000-04-21

Inventor: SASAKI VA

SASAKI YASUHITO; YAMANAKA HIDEAKI; SAITO

YASUTAKA; TSUZUKI MUNENORI

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international: H04Q3/00; H04L12/18; H04L12/28; H04Q3/00;

H04L12/18; H04L12/28; (IPC1-7): H04L12/28;

H04L12/18; H04Q3/00


- European:

Application number: JP19980279569 19981001 Priority number(s): JP19980279569 19981001

Report a data error here

Abstract of JP2000115178

PROBLEM TO BE SOLVED: To provide a multicast type ATM cell multi-address device by a space type trunk system provided with the speed adjustment function of a copy cell. SOLUTION: When the cell of a multi-cast call is inputted, header converters 211-21N add a code tag for performing routing to a copy server 23 to the cell, attach an internal identifier instead of a new VPI/VCI and input it to a switch 22. The switch 22 routes the cell to an outgoing highway #(N+1)out indicated by the code tag. Inside the copy server 23, the plural sets of the code tag and the new VPI/VCI for performing routing to one of the outgoing highways #1 out-#Nout are retrieved based on the internal identifier of the ATM cell, they are replaced to the cell and the (c) pieces of the copy cells are generated. The copy cells are tentatively fetched into a copy cell read control circuit 30, the copy cells are managed for respective destination groups, and after adjusting a cell output timing for the respective groups, the copy cells are outputted to an incoming highway #(N+1)in.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-115178 (P2000-115178A)

(43)公開日 平成12年4月21日(2000.4.21)

(51) Int.Cl.7		識別記号	FI			テーマコード(参考)
H04L	12/28		H04L	11/20	H	5 K 0 3 0
	12/18		H 0 4 Q	3/00		
H04Q	3/00		H04L	11/18		

審査請求 未請求 請求項の数16 OL (全 21 頁)

(21)出願番号	特顧平10-279569	(71)出願人	000006013 三菱電機株式会社
(22)出顧日	平成10年10月1日(1998.10.1)		東京都千代田区丸の内二丁目2番3号
		(72)発明者	佐々木 康仁
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(72)発明者	山中 秀昭
			東京都千代田区丸の内二丁目2番3号 三
		0000	菱電機株式会社内
		(74)代理人	100102439
		TE INCHES DE CONTRACTOR DE	弁理士 宮田 金雄 (外2名)
		Victoria de Companyo de Compan	


最終頁に続く

(54) 【発明の名称】 セル同報装置

(57)【要約】

【課題】 コピーセルの速度調整機能を備えた空間型トランク方式によるマルチキャスト型ATMセル同報装置を提供する。

【解決手段】 マルチキャスト呼のセルが入力すると、ヘッダ変換機211~21nは該セルにコピーサーバ23ヘルーチングするためのコードタグを付加し、かつ、新たなVPI/VCIの代わりに内部識別子を付けてスイッチ22へ入力する。スイッチ22は該セルをコードタグが指示する出ハイウエイ#(N+1)outにルーチングする。コピーサーバ23内では該ATMセルの内部識別子をもとに#1out~#Noutのいずれか1つの出ハイウエイヘルーチングするコードタグと新たなVPI/VCIの組を複数個検索し、それらを該セルに付け替えてc個のコピーセルを生成する。コピーセルはコピーセル読出制御回路30内に一旦取り込み、宛先グループ別にコピーセルを管理し、グループ毎にセル出力タイミングを調整した後にコピーセルを入ハイウエイ#(N+1)inへ出力する。



【特許請求の範囲】

【請求項1】 ATMセルのヘッダを内部のヘッダに変 換し、同報の場合は特定の内部識別子に変換して入ハイ ウェーへ出力するヘッダ変換手段と、該ヘッダ変換手段 からのATMセルを上記入ハイウェーから入力し、内部 ヘッダに基づいて上記入ハイウェーと出ハイウェーとの スイッチングを行い、同報の場合には上記内部識別子に 基づいて上記ATMセルを特定の出ハイウェーへスイッ チングするスイッチ手段と、上記特定の出ハイウェーか ら入力した上記ATMセルを上記内部識別子に基づいて 10 所定の数コピーし、得られたATMセル(以下コピーセ ルという) の各々をそれぞれの出ハイウェー宛てに送出 するように内部ヘッダを付加して上記スイッチング手段 へ出力するコピーサーバと、を備え、1つのATMセルを指 定された複数の出ハイウェイにコピーしてルーチングす るマルチキャスト機能を備えたセル同報装置において、 上記コピーザーバは、宛先グループ間でコピーセルの出 力タイミングを調整することを特徴とするセル同報装 置。

【請求項2】 ATMセルのヘッダを内部のヘッダに変 換し、同報の場合は特定の内部識別子に変換して入ハイ ウェーへ出力するヘッダ変換手段と、該ヘッダ変換手段 からのATMセルを上記入ハイウェーから入力し、内部 ヘッダに基づいて上記入ハイウェーと出ハイウェーとの スイッチングを行い、同報の場合には上記内部識別子に 基づいて上記ATMセルを特定の出ハイウェーへスイッ チングするスイッチ手段と、上記特定の出ハイウェーか ら入力した上記ATMセルを上記内部識別子に基づいて 所定の数コピーし、得られたATMセル(以下コピーセ ルという) の各々をそれぞれの出ハイウェー宛てに送出 するように内部ヘッダを付加して上記スイッチング手段 へ出力するコピーサーバと、を備え、1つのATMセルを指 定された複数の出ハイウェイにコピーしてルーチングす るマルチキャスト機能を備えたセル同報装置において、 上記コピーザーバは、宛先グループ別にコピーセルの出 力タイミングを調整することを特徴とするセル同報装 置。

【請求項3】 コピーサーバは、宛先グループ間で又は 宛先グループ別にコピーセルの出力タイミングを調整す る読出制御回路を備えたことを特徴とする請求項1又は 2に記載のセル同報装置。

コピーサーバは、コピーセルのデータを 【請求項4】 格納している出力バッファモリや共通バッファメモリな どの記憶手段にアドレスを与えるタイミングを調整する コピーセル格納アドレス読出制御回路を備えたことを特 徴とする請求項1又は2に記載のセル同報装置。

コピーセル読出制御回路は、コピーセル 【請求項5】 の宛先グループ別FIFOメモリとセレクタを備え、全宛先 グループ間に公平でかつ周期的にコピーセルを読み出し かつ多重することを特徴とする請求項1に記載のセル同 50 項11に記載のセル同報装置。

報装置。

【請求項6】 コピーセル読出制御回路は、コピーセル の宛先グループ番号と連続読出回数を対応させたコピー セル連続読出回数テーブルを備え、このコピーセル連続 読出回数テーブルに従ってコピーセルを読み出しかつ多 重することを特徴とする請求項1に記載のセル同報装 置。

【請求項7】 コピーセル読出制御回路は、コピーセル の宛先グループ別FIFOメモリと時分割多重の多重化回路 を備え、全宛先グループ間に公平でかつ周期的にコピー セルを読み出しかつ多重することを特徴とする請求項1 に記載のセル同報装置。

【請求項8】 コピーセル読出制御回路は、複数の宛先 グループ別FIFOメモリとそれぞれに対応するシェーピン グ回路を備えたことを特徴とする請求項2に記載のセル 同報装置。

【請求項9】 各宛先グループ別シェーピング回路に対 して複数の宛先グループ別FIFOメモリを1対多の比で設 けたことを特徴とする請求項8に記載のセル同報装置。 【請求項10】 コピーセル読出制御回路は、スイッチ の幾つかの出ハイウェイを重複することなく束ねたグル ープ別にコピーセルをキューイングする宛先グループ別 FIF0メモリ群と、各宛先グループ別FIF0メモリからのコ ピーセル読み出しを制御する読出スケジュール回路と、 コピーセルを読み出す宛先グループをスケジューリング した読出スケジュールテーブルとを備えたことを特徴と する請求項1に記載のセル同報装置。

【請求項11】 コピーサーバは、ATMセルヘッダ内に 書き込まれた内部識別子を抽出する内部識別子抽出回路 と、発呼時に呼処理プロセッサの制御でセル同報する入 カATMセルヘッダ内の内部識別子に対応させた同報出ハ イウェイ、新たなVPI/VCIを格納しているルーチンテー ブル (以下RTBLという) と、上記内部識別子をもとに上 記RTBLから複数回データを読み出すRTBL検索回路 と、上記RTBLへの検索待ちに対応するため一時的に入力 内部識別子を蓄積するヘッダFIFOメモリと、入力ATMセ ルを格納するセルバッファと、該セルバッファの入力AT Mセルに出ハイウェイ、新たなVPI/VCIを付け替えるセル ヘッダ付替回路と、該セルヘッダ付替回路によって生成 されたコピーセルをスイッチへ出力するタイミングを調 整するコピーセル読出制御回路とを備えたことを特徴と する請求項1又は2に記載のセル同報装置。

【請求項12】 RTBLは内部識別子と、この内部識 別子に対応し、出ハイウェーにルーチングするための情 報であるコードタグと、VPI/VCIを備えたことを 特徴とする請求項11に記載のセル同報装置。

【請求項13】 RTBLは内部識別子と、この内部識 別子に対応する同報番号と、コードタグと、VPI/VCI と、有効/無効フラグとを備えたことを特徴とする請求

30

【請求項14】 RTBLは内部識別子と、この内部識 別子に対応する同報番号と、コードタグと、VPI/VCI と、エンドフラグとを備え、同報番号の最終番号にのみ 上記エンドフラグを■1■に設定することを特徴とする 請求項11に記載のセル同報装置。

【請求項15】 同報時にATMセルを複数コピーして コピーセルを生成するコピーザーバと、このコピーサー バから入力している複数本の入ハイウェイと、上記コピ ーサーバへ出力している複数本の出ハイウェイを持つス イッチと、このスイッチからコピーサーバへ出力してい 10 る複数本の出ハイウェイを時分割多重する多重化回路 と、上記コピーサーバから上記スイッチへ入力している 複数本の入ハイウェイを分離する分離化回路を備えたこ とを特徴とする請求項1又は2に記載のセル同報装置。

【請求項16】 スイッチからコピーサーバへ出力して いる複数本の出ハイウェイとコピーサーバからスイッチ へ入力している複数本の入ハイウェイを複数のグループ に分割し、該グループ毎に割り当てられた複数本の出ハ イウェイのみを時分割多重する多重化回路と、上記グル ープ毎に割り当てられた複数本の入ハイウェイのみを分 離する分離化回路と、グループ毎に設けられたコピーサ ーバと、を備えたことを特徴とする請求項1又は2に記 載のセル同報装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は広帯域ISDN(Broadba nd Integrated Service Digital Network)で用いられる ATM(Asynchronous Transfer Mode)交換機の同報機能を 実現する同報装置の構成に関するものである。

[0002]

【従来の技術】図18は、例えば特開平8-79253号公報 『マルチキャスト機能を備えたATM交換機』に示される 従来の広帯域ISDNに関するセル同報装置の構成図であ り、従来の交換機の外部に同報装置であるトランクを設 けた空間型トランク方式を用いた構成をとっている。図 中、#1in~#Ninは入ハイウェイ、#1out~#Noutは出ハイ ウェイ、211~21nは各入ハイウェイに設けられたヘッダ 変換機(VCC1)、22は2N入力/(N+1)出力のスイッチングを 行うスイッチ部、23はコピーサーバ、241~24nはコピ ーサーバ23の各出力リンクに設けられたヘッダ変換機 40 (VCC2)、25は呼処理プロセッサ(CPU)である。コピーサ ーバ23は呼処理プロセッサ25(CPU)から指示されている 数(c≤N)のコピーセルを生成して出力リンクに出力す る。各入ハイウェイ#lin~#Ninに設けられたヘッダ変換 機211~21nはそれぞれ宛先までのルーチング情報を格納 したルーチングテーブルを備えている。また各ヘッダ変 換機241~24nはそれぞれコピーセルを所定の出ハイウェ イにルーチングするためのルーチングテーブルを備えて いる。

公報『セルスイッチ』に示される従来の空間型トランク 方式を用いたセル同報装置の構成図であり、図18に示 す従来例1におけるヘッダ変換機(VCC2)部分をコピーサ ーバ内部に持たせ、またコピーサーバとスイッチを接続 するリンクが1本としている構成を示している。動作は 図18と同様である。

【0004】また、図20は図19に示したコピーサー バ23の詳細な構成を示す構成図である。図において、23 1はヘッダ変換機によってATMセルヘッダ内に書き込まれ た内部識別子を抽出する内部識別子抽出回路、232は抽 出された内部識別子をもとにルーチングテーブルRTBL23 3からデータを読み出すRTBL検索回路、233は発呼時に呼 処理プロセッサ25の制御で、セル同報する入力ATMセル ヘッダ内の内部識別子に対応させた同報宛先出ハイウェ イ、新たなVPI/VCIを登録しているRTBL、234は入力ATM セルをそのまま格納するセルバッファ、235はセルバッ ファ234の入力ATMセルに同報宛先出ハイウェイ、新たな VPI/VCIを付け替えるセルバッファ付替回路である。ま た、セルバッファ付替回路235で生成されたコピーセル をコピーサーバ23からスイッチ22へ出力するタイミング を調整するコピーセル読出制御回路30(図示せず)は、 コピーセルを蓄積するシングルFIFOメモリ311で構成さ れる。

【0005】次に、従来の同報装置を備えたATM交換 機の動作を説明する。マルチキャスト呼以外のATMセル が入力すると、ヘッダ変換機(VCC1)211~21n は該ATMセ ルに出ハイウェイ#1out~#Noutヘルーチングするための コードタグと新たなVPI/VCIをヘッダ変換機(VCC1)内の ルーチングテーブルより求め、コードタグをATMセルに 30 付加すると共に、VPI/VCIを新たなVPI/VCIに付け替えて スイッチ22に入力する。スイッチ22は該ATMセルをコー ドタグが指示する出ハイウェイにルーチングし、コード タグを除去して出ハイウェイへ送出する。

【0006】一方、マルチキャスト呼のATMセルが入力 すると、ヘッダ変換機(VCC1)211~21nはこのATMセルに コピーサーバ23ヘルーチングするためのコードタグを付 加し、かつ、新たなVPI/VCIの代わりに内部識別子を付 けてスイッチ22へ入力する。スイッチ22は該ATMセルを コードタグが指示する出ハイウェイ#(N+1)outにルーチ ングする。

【0007】コピーサーバ23では出ハイウェイ#(N+1)ou tよりATMセルが入力すると、内部識別子抽出回路231が このATMセルより内部識別子を取り出しRTBL検索回路232 へ転送する。一方、ATMセル全体はセルバッファ234へ転 送し保持する。ルーチングテーブルRTBL233には、呼処 理プロセッサ25の制御によりc(≦N)個の内部識別子の各 々に対応させて、(1)出ハイウェイ#1out~#Noutのうち1 つの出ハイウェイを特定するコードタグと、(2)正規の 呼識別子であるVPI/VCIが1つずつ登録されている。従 【0003】また、図19は、例えば特開平5-199257号 50 ってRTBL検索回路232は、内部識別子を検索キーとしてR

(4)

TBL233を検索することにより、(1)該ATMセルを出ハイウ ェイ#1out~#Noutにルーチングするためのコードタグと (2) 正規のVPI/VCIを求める。

【0008】ついで、セルヘッダ付替回路235は、セル バッファ234より該ATMセルを読み出し、内部識別子をも とに検索されたc個のうちの1つのコードタグと正規のVP I/VCIの組に付け替えてコピーセル読出制御回路30内の シングルFIFOメモリ311に書き込む。このセルヘッダ付 替回路235の動作は、呼処理プロセッサ25から指示され ているコピー数c(≦N)と同回数だけ行なわれる。シング 10 に付け替えてスイッチ22へ、又該ATMセルにコードタグ ルFIF0メモリ311に入ハイウェイ#1in~NinのN倍の速度 で連続書き込みされたc個のコピーセルは、入ハイウェ イ#(N+1) inへ入ハイウェイ#1 in~Ninと等速~N倍速で読 み出す。スイッチ22は入ハイウェイ#(N+1) inより入力し たc個のコピーセルをそれぞれコードタグが指示する出 ハイウェイにルーチングし、コードタグを除去して出ハ イウェイへ送出する。

【0009】図21はマルチキャスト呼以外のATMセ ルを処理する例を示す説明図であり、ここではマルチキ ャスト呼以外のATMセルが入ハイウェイ#1inより入力し てきた時のヘッダ処理例を示している。セルは、入ハイ ウェイ#1 inに図22のセルフォーマットで入力する。へ ッダ変換機(VCC1)211は、該ATMセルの旧VPI/VCIを検索 キーとしてコードタグである#3outと新たなVPI/VCIであ るaを得る。ついで、該ATMセルにコードタグである#3ou tを付加し、また新たなVPI/VCIであるaに付け替えてス イッチ22へ入力する。スイッチ22へは図23のセルフォ ーマットで入力する。スイッチ22は、該ATMセルのコー ドタグである#3outにしたがって出ハイウェイ#3outへ交 換する。同時に交換を終えたことにより不要になったコ ードタグを除去して出ハイウェイ#3outへ送出する。出 ハイウェイ#3outでは図24のセルフォーマットで出力 する。

【0010】図27は、マルチキャスト呼のATMセル の処理例を示す説明図であり、ここではマルチキャスト 呼のATMセルが入ハイウェイ#2inより入力してきた時の ヘッダ処理例を示している。ATMセルは、入ハイウェ イ#2inに図22のセルフォーマットで入力する。ヘッダ 変換機(VCC1)212は、該ATMセルの旧VPI/VCIに基づいて マルチキャスト呼を認識し、コピーサーバ23ヘルーチン グするためのコードタグである#(N+1)outを付加し、出 ハイウェイ#1,#2,#3へ同報する内部識別子である#2に付 け替えてスイッチ22へ入力する。スイッチ22へは図23 のセルフォーマットで入力する。

【0011】スイッチ22は、該ATMセルのコードタグで ある#(N+1)outに従って出ハイウェイ#(N+1)outへ交換す る。同時に交換を終えたことにより不要になったコード タグを除去して出ハイウェイ#(N+1)outへ送出する。出 ハイウェイ#(N+1)outでは図25のセルフォーマットで 該ATMセルをコピーサーバ23へ出力する。

【0012】コピーサーバ23は、該ATMセルの内部識別 子である#2を検索キーとしてルーチングテーブルRTBLを 検索し、同報宛先であるコードタグと新たなVPI/VCIの 組を4つ得る。ついで、図27に示すように該ATMセルに コードタグである#1outを付加し、および新たなVPI/VCI であるbに付け替えてスイッチ22へ、又該ATMセルにコー ドタグである#2outを付加し、および新たなVPI/VCIであ るeに付け替えてスイッチ22へ、又該ATMセルにコードタ グである#3outを付加し、および新たなVPI/VCIであるa である#3outを付加し、および新たなVPI/VCIであるfに 付け替えてスイッチ22の#(N+1) inへと4つ連続してコピ ーセルを出力する。スイッチ22へは図23と全く同じ図 26のセルフォーマットでコピーセルを入力する。

【0013】スイッチ22は、1つ目のコピーセルのコー ドタグである#1outに従って出ハイウェイ#1outへ交換す る。同時に交換を終えたことにより不要になったコード タグを除去して出ハイウェイ#1outへ送出する。出ハイ ウェイ#1outではコピーセルを図24のセルフォーマッ トで出力する。次に、スイッチ22は2つ目のコピーセル のコードタグである#2outに従って出ハイウェイ#2outへ 交換する。同時に交換を終えたことにより不要になった コードタグを除去して出ハイウェイ#2outへ送出する。 出ハイウェイ#2outではコピーセルを図24のセルフォ ーマットで出力する。次に、スイッチ22は3つ目のコピ ーセルのコードタグである#3outに従って出ハイウェイ# 3outへ交換する。同時に交換を終えたことにより不要に なったコードタグを除去して出ハイウェイ#3outへ送出 する。出ハイウェイ#3outではコピーセルを図24のセ 30 ルフォーマットで出力する。次に、スイッチ22は4つ目 のコピーセルのコードタグである#3outに従って出ハイ ウェイ#3outへ交換する。同時に交換を終えたことによ り不要になったコードタグを除去して出ハイウェイ#3ou tへ送出する。出ハイウェイ#3outではコピーセルを図2 4のセルフォーマットで出力する。

[0014]

【発明が解決しようとする課題】従来の空間型トランク 方式を用いたセル同報装置では図18に示すコピーサー バ23でセルのコピーを行ない、ヘッダ変換機(VCC2)241 ~24nを経て再びスイッチ22へ帰還する。スイッチ22へ 40 入力するタイミング等に関する記述が無いため、コピー セルはヘッダ変換機(VCC2)241~24nにおいて、ATMセル 蓄積を行うタイミング調整をすることなくスイッチ22へ 入力するものと考えられる。その時スイッチ22へ入力す るコピーセルの中には、同じ出ハイウェイ宛てヘセルを コピーするものもあり、この場合、特定の出ハイウェイ にコピーセルが同時に又は連続で到着することもある。 また、図19においても、コピーサーバ23内のシング ルFIFOメモリ311の読出し速度が入ハイウェイ#1 in 50 ~#Ninの速度を超える場合には、特定の出ハイウェイ

(5)

にコピーセルが同時に到着し、入ハイウェイ#1 in~#N inの速度と等しい場合には、連続で到着することもあ る。その結果、スイッチ22内に有る同じ出ハイウェイ宛 の入力ATMセル待ち合わせ用の有限バッファの使用数が 急激に増加する。一時的にバッファの未使用数が0とな った状態において待ち合わせが必要なATMセルが入力し て来た場合には入力ATMセルは廃棄される。本装置で は、上記のようなセル廃棄が発生しやすく、通信品質を 劣化させるという問題がある。

はスイッチ22内に大量のバッファを持つ必要があるとい う問題がある。

【0016】この発明はこのような問題点を解決するた めに為されたものであり、比較的小容量のバッファを用 い、同じ出ハイウェイ宛ての入力セルが同時に又は連続 で到着する場合でも、スイッチでのセル廃棄の発生頻度 を低減するセル同報装置を得ることを目的とする。

[0017]

【課題を解決するための手段】第1の発明に係るセル同 報装置は、ATMセルのヘッダを内部のヘッダに変換 し、同報の場合は特定の内部識別子に変換して入ハイウ エーへ出力するヘッダ変換手段と、該ヘッダ変換手段か らのATMセルを上記入ハイウェーから入力し、内部へ ッダに基づいて上記入ハイウェーと出ハイウェーとのス イッチングを行い、同報の場合には上記内部識別子に基 づいて上記ATMセルを特定の出ハイウェーへスイッチ ングするスイッチ手段と、上記特定の出ハイウェーから 入力した上記ATMセルを上記内部識別子に基づいて所 定の数コピーし、得られたATMセル(以下コピーセル という)の各々をそれぞれの出ハイウェー宛てに送出す るように内部ヘッダを付加して上記スイッチング手段へ 出力するコピーサーバと、を備え、1つのATMセルを指定 された複数の出ハイウェイにコピーしてルーチングする マルチキャスト機能を備えたセル同報装置において、上 記コピーザーバは、宛先グループ間でコピーセルの出力 タイミングを調整するものである。

【0018】また、第2の発明に係るセル同報装置は、 ATMセルのヘッダを内部のヘッダに変換し、同報の場 合は特定の内部識別子に変換して入ハイウェーへ出力す るヘッダ変換手段と、該ヘッダ変換手段からのATMセ 40 ルを上記入ハイウェーから入力し、内部ヘッダに基づい て上記入ハイウェーと出ハイウェーとのスイッチングを 行い、同報の場合には上記内部識別子に基づいて上記A TMセルを特定の出ハイウェーへスイッチングするスイ ッチ手段と、上記特定の出ハイウェーから入力した上記 ATMセルを上記内部識別子に基づいて所定の数コピー し、得られたATMセル(以下コピーセルという)の各 々をそれぞれの出ハイウェー宛てに送出するように内部 ヘッダを付加して上記スイッチング手段へ出力するコピ ーサーバと、を備え、1つのATMセルを指定された複数の 50 ッダ内の内部識別子に対応させた同報出ハイウェイ、新

出ハイウェイにコピーしてルーチングするマルチキャス ト機能を備えたセル同報装置において、上記コピーザー バは、宛先グループ別にコピーセルの出力タイミングを 調整するものである。

【0019】また、第3の発明に係るセル同報装置は、 コピーサーバは、宛先グループ間で又は宛先グループ別 にコピーセルの出力タイミングを調整する読出制御回路 を備えたものである。

【0020】また、第4の発明に係るセル同報装置は、 【0015】また、上記通信品質の劣化を避けるために 10 コピーサーバは、コピーセルのデータを格納している出 力バッファモリや共通バッファメモリなどの記憶手段に アドレスを与えるタイミングを調整するコピーセル格納 アドレス読出制御回路を備えたものである。

> 【0021】また、第5の発明に係るセル同報装置は、 コピーセル読出制御回路は、コピーセルの宛先グループ 別FIF0メモリとセレクタを備え、全宛先グループ間に公 平でかつ周期的にコピーセルを読み出しかつ多重するも のである。

【0022】また、第6の発明に係るセル同報装置は、 20 コピーセル読出制御回路は、コピーセルの宛先グループ 番号と連続読出回数を対応させたコピーセル連続読出回 数テーブルを備え、このコピーセル連続読出回数テーブ ルに従ってコピーセルを読み出しかつ多重するものであ る。

【0023】また、第7の発明に係るセル同報装置は、 コピーセル読出制御回路は、コピーセルの宛先グループ 別FIF0メモリと時分割多重の多重化回路を備え、全宛先 グループ間に公平でかつ周期的にコピーセルを読み出し かつ多重するものである。

【0024】また、第8の発明に係るセル同報装置は、 コピーセル読出制御回路は、複数の宛先グループ別FIF0 メモリとそれぞれに対応するシェーピング回路を備えた ものである。

【0025】また、第9の発明に係るセル同報装置は、 各宛先グループ別シェーピング回路に対して複数の宛先 グループ別FIFOメモリを1対多の比で設けたものであ

【0026】また、第10の発明に係るセル同報装置 は、コピーセル読出制御回路は、スイッチの幾つかの出 ハイウェイを重複することなく束ねたグループ別にコピ ーセルをキューイングする宛先グループ別FIFOメモリ群 と、各宛先グループ別FIFOメモリからのコピーセル読み 出しを制御する読出スケジュール回路と、コピーセルを 読み出す宛先グループをスケジューリングした読出スケ ジュールテーブルとを備えたものである。

【0027】また、第11の発明に係るセル同報装置 は、コピーサーバは、ATMセルヘッダ内に書き込まれた 内部識別子を抽出する内部識別子抽出回路と、発呼時に 呼処理プロセッサの制御でセル同報する入力ATMセルへ

たなVPI/VCIを格納しているルーチンテーブル (以下RTB Lという)と、上記内部識別子をもとに上記RTBLか ら複数回データを読み出すRTBL検索回路と、上記RTBLへ の検索待ちに対応するため一時的に入力内部識別子を蓄 積するヘッダFIFOメモリと、入力ATMセルを格納するセ ルバッファと、該セルバッファの入力ATMセルに出ハイ ウェイ、新たなVPI/VCIを付け替えるセルヘッダ付替回 路と、該セルヘッダ付替回路によって生成されたコピー セルをスイッチへ出力するタイミングを調整するコピー セル読出制御回路とを備えたものである。

【0028】また、第12の発明に係るセル同報装置 は、RTBLは内部識別子と、この内部識別子に対応 し、出ハイウェーにルーチングするための情報であるコ ードタグと、VPI/VCIを備えたものである。

【0029】また、第13の発明に係るセル同報装置 は、RTBLは内部識別子と、この内部識別子に対応す る同報番号と、コードタグと、VPI/VCIと、有効/無効 フラグとを備えたものである。

【0030】また、第14の発明に係るセル同報装置 は、RTBLは内部識別子と、この内部識別子に対応す る同報番号と、コードタグと、VPI/VCIと、エンドフラ グとを備え、同報番号の最終番号にのみ上記エンドフラ グを■1■に設定するものである。

【0031】また、第15の発明に係るセル同報装置 は、同報時にATMセルを複数コピーしてコピーセルを 生成するコピーザーバと、このコピーサーバから入力し ている複数本の入ハイウェイと、上記コピーサーバへ出 力している複数本の出ハイウェイを持つスイッチと、こ のスイッチからコピーサーバへ出力している複数本の出 ハイウェイを時分割多重する多重化回路と、上記コピー サーバから上記スイッチへ入力している複数本の入ハイ ウェイを分離する分離化回路を備えたものである。

【0032】また、第16の発明に係るセル同報装置 は、スイッチからコピーサーバへ出力している複数本の 出ハイウェイとコピーサーバからスイッチへ入力してい る複数本の入ハイウェイを複数のグループに分割し、該 グループ毎に割り当てられた複数本の出ハイウェイのみ を時分割多重する多重化回路と、上記グループ毎に割り 当てられた複数本の入ハイウェイのみを分離する分離化 回路と、グループ毎に設けられたコピーサーバと、を備 40 えたものである。

[0033]

【発明の実施の形態】実施の形態1. 図1はこの発明に 係る空間型トランク方式を用いたセル同報装置の原理説 明図である。図1において、#1in~#(N+1)inは入ハイウ ェイ、#1out~#(N+1)outは出ハイウェイ、211~21nは入 ハイウェイに設けられたヘッダ変換機 (VCC1)、22は(N +1) 入力/(N+1) 出力のスイッチングを行うスイッチ部、2 3はコピーサーバ、25は呼処理プロセッサ、30はコピー サーバ23内に設けられ、コピーセルの読み出しタイミ 50 理プロセッサ25の制御によりc(≦N)個の内部識別子の

ングを調整するコピーセル読出制御回路である。コピー セル制御回路30以外は従来技術と全く同じ構成である。 【0034】また、図2はこの発明に係る空間型トラン ク方式を用いたセル同報装置の別の原理説明図である。 図2において、図1と同符号は同一又は相当部分を示 す。31はコピーサーバ23内に設けられたコピーセル格 納アドレス読出制御回路である。

【0035】また、図3はこの発明に係る空間型トラン ク方式を用いたセル同報装置の一実施の形態を示す構成 10 図であり、コピーサーバ内に設けられたコピーセル読み 出し制御回路内の構成を示す図である。図3において、 231は内部識別子抽出回路、232はルーチングテーブル (RTBL) 検索回路、233はルーチングテーブル (R TBL)、234はセルバッファ、235はセルヘッダ付替回 路、30はコピーセル読出制御回路である。321はスイ ッチ22の幾つかの出ハイウェイを重複することなく束ね たグループ別にコピーセルをキューイングする宛先グル ープ別FIFOメモリ群である。したがって宛先グループ別 FIFOメモリ群321は、最低2つの宛先グループ別FIFOメモ リ群から1本の出ハイウェイに1つのグループを割り当て た宛先グループ別FIFOメモリ群(出ハイウェイ別FIFOメ モリ群) まで構成することができる。また各宛先グルー プ別FIFOメモリに収容する出ハイウェイ数はそれぞれ同 じでもよいし、異なっていてもよい。33は、宛先グルー プ別FIFOメモリ群321の各宛先グループFIFOメモリから 時系列に対して規則的に、グループ番号の昇べきの順か つラウンド (0,1,2,...,M-1,0,1,...) して周期的に1本 の出力リンクへ読み出すセレクタである。

【0036】次に、動作を説明する。セル同報装置で は、図1に示すようにコピーサーバ23内にコピーセル読 出制御回路30を設け、出ハイウェイ別にコピーセルの出 力タイミングを調整する。その結果、スイッチ22でのセ ル廃棄の発生頻度を低減することができる。

【0037】また、図2に示すセル同報装置では、コピ ーサーバ23内にコピーセル格納アドレス読出制御回路31 を設け、コピーセルのデータを格納している出力バッフ ァメモリ又は共通バッファメモリにアドレスを与えるタ イミング調整を行なうことで、間接的にコピーセルの出 力タイミングを調整することができる。このコピーセル 格納アドレス読出制御回路31はコピーセルを格納してい る出力バッファメモリ又は共通バッファメモリのアドレ スを処理する。この間接的なコピーセル出力タイミング 調整の場合も、スイッチ22でのセル廃棄の発生頻度を低 減することができる。

【0038】コピーサーバ23では出ハイウェイ#(N+1)ou tよりATMセルが入力すると、内部識別子抽出回路231が このATMセルより内部識別子を取り出しRTBL検索回路232 へ転送する。一方、ATMセル全体はセルバッファ234へ転 送し保持する。ルーチングテーブルRTBL233には、呼処

2

(1)出ハイウェイ#1out~#Noutのうち1つの出ハイウェイを特定するコードタグと、(2)正規の呼識別子であるVPI/VCIが1つずつ登録されている。従ってRTBLを検索回路232は、内部識別子を検索キーとしてRTBL233を検索することにより、(1)該ATMセルを出ハイウェイ#1out~#Noutにルーチングするためのコードタグと(2)正規のVPI/VCIを求める。

【0039】また、図3において、コピーセル読出制御回路30は、セルヘッダ付替回路235からコードタグと正規のVPI/VCIを付けたコピーセルが入力すると、このコードタグを識別し、内部のコードタグを収容する宛先グループ別FIF0メモリ321へ該コピーセルを書き込む。宛先グループ別FIF0メモリ321に蓄積されたコピーセルは、セレクタ33により周期的に読み出される。なお、図中、宛先グループ別FIF0メモリ321の先頭を○で示している。この図では、FIF0メモリ321の左端が先頭の位置である。

【0040】また、図4は、時刻t=0における宛先グループ別FIFOメモリ4つ($G^{\sharp}0\sim G^{\sharp}3$)にコピーセルがキューイングしている状態(図の右側)から、時刻 $t=0,1,2,3,\ldots,18$ に渡ってセレクタ33からコピーセルが読み出されて行く状況(図の左側)を示している。但し、コピーセルの新たなキューイングはt=19以降に再び行なわれる状況である。また、V=V0=V1=V2=V3である。t=1では $G^{\sharp}0$ からコピーセルが読み出される。t=2では $G^{\sharp}1$ の読み出し時刻であるが、コピーセルがキューイングされていないためコピーセルの読み出しは行なわれない。同様にt=3でも $G^{\sharp}2$ にコピーセルがキューイングされていないためコピーセルの読み出しは行なわれない。t=4ではt=3でもt=4ではt=4ではt=4ではt=4ではt=4ではt=4ではt=4ではt=4ではt=4ではt=4の読み出される。

【0041】図4ではセレクタ33が1コピーセルを速度Vで読み出す時間毎に、ATMセルを異なる宛先グループ別FIFOメモリ321から読み出す。しかし、宛先グループ別にコピーセルのキューイングに偏りがある場合には、セレクタ33で1つのコピーセルを速度Vで読み出す時間の整数倍をかけて、同じ宛先グループ別FIFOメモリ321から連続して読み出すようにする。図5のコピーセル連続読出回数テーブル331は、各宛先グループ別FIFOメモリに対して連続した時刻において読み出すコピーセル数を記録している。又、図のようにコピーセル連続読出回数テーブル331には連続読出回数をCPU25より設定する

【0042】図5ではコピーセル連続読出回数テーブル331に従った時に、図4のt=0におけるコピーセルをキューイングしている状態から、時刻t=1,2,3,...,18に渡ってセレクタ33からコピーセルが読み出されて行く状況を示している。但し、コピーセルの新たなキューイングはt=19以降に再び行なわれる状況である。コピーセル連続読出回数テーブル331内の連続読出回数が0の時には、読み飛ばしの動作が行なわれる。これにより出ハイウェイ

の使用数が段階的に使用数が増加する過渡期には、物理的に出ハイウェイは存在しているが使用が割り当てられていない出ハイウェイグループに相当する宛先グループFIFOメモリに対してコピーセルはキューイングされないため、読み飛ばすことにより柔軟な読み出しができる。

【0043】t=1~4ではコピーセル連続読出回数テーブル331に従いG#0から連続4回コピーセルが読み出される。t=5ではコピーセル連続読出回数テーブル331の連続読出回数が0となっているG#1を飛び越えて、G#2からコピーセルが読み出される。ただしG#2にはコピーセルがキューイングされていないためコピーセルの読み出しはない。同様にt=6,7ではG#3、t=8~11ではG#0、t=12ではG#2、t=13,14ではG#3、t=15~18ではG#0からコピーセルが読み出される。

【0044】なお、図4において、入ハイウェイ#(N+1) inの速度Vを宛先グループ別FIFOメモリ321の数で除算した低速速度で宛先グループ別FIFOメモリ321を動作させても同じコピーセルの読み出しを実現することができる。ただし、この場合、セレクタ33を時分割多重のを多重化回路331とすることが必要である。図4においてV0、V1、V2、V3=V/4とすると、宛先グループ別FIFOメモリ321の回路を入ハイウェイ#(N+1) inの1/4の低速で動作する。一方、セレクタ33を速度比4対1の多重化回路331とすることで、図6に示すように図4と同様のコピーセル読み出しが行なわれる。しかしコピーセル連続読み出しはできなくなる。

【0045】実施の形態2.図7はこの発明に係る空間型トランク方式を用いたセル同報装置の別の実施の形態を示す構成図である。図において、コピーセル制御回路3030以外の構成は図3と全く同じである。321は、スイッチ22の幾つかの出ハイウェイを重複することなく束ねたグループ別にコピーセルをキューイングする宛先グループ別FIFOメモリ群である。また、322は各宛先グループ別FIFOメモリからのコピーセルの読み出しを制御する宛先グループ別シェーピング回路群である。また、34は各宛先グループ別FIFOメモリの出力リンクを時分割多重して、コピーセルをFIFOにキューイングする競合調整FIFOメモリである。

【0046】次に、動作を説明する。図7において、各の 宛先グループ別シェーピング回路群322は、CPU25より各回路別に設定される最小セル読出間隔値(TS)、揺らざ許容値(TAU)をもとに個々独立に動作する。但し、各宛先グループに設定される最小セル読出間隔値、揺らぎ許容値より算出される平均セル読出速度meanVi,i=0,...,(M-1)を、全宛先グループに対して加算した値∑i=1,(M-1) meanViが、入ハイウェイ♯(N+1) inの速度Vを超えないように設定する必要がある。

【0047】内部識別子抽出回路231~セルヘッダ付替回路235までの動作は実施の形態1と同様である。 50 宛先グループ別FIFOメモリ321に蓄積されたコピーセル

(8)

14

は、各宛先グループ別シェーピング回路322により制御されて、例えば最小セル読出間隔より揺らぎ許容値を差し引いた最狭間隔から最小セル読出間隔に揺らぎ許容値を足し合わせた最広間隔までの範囲内で、各宛先グループ別FIFOメモリの先頭のコピーセルが1つだけ読み出される。宛先グループ別FIFOメモリ321から読み出されたコピーセルは図7に示すように他の宛先グループ別FIFOメモリより読み出されたコピーセルと高速に時分割多重されて競合調整用FIFOメモリ34に書き込まれる。

【0048】図8は、時刻t=0における宛先グループ別F 10 IF0メモリ4つ(G#0~G#3)にコピーセルがキューイングしている状態とCPU25による宛先グループ別シェーピング回路4つ(G#0~G#3)の設定情報を示している。なお、図8では宛先グループ別FIF0メモリの先頭を○で示している。また、コピーセルの新たなキューイングはt=19以降に再び行なわれる状況である。またV≧maxV0+maxV1+max V2+maxV3である。

【0049】図9は、競合調整用FIFOメモリ34のキュー イング状況を時刻t=0,1,2,3,...,18に渡って示してい る。t=0において、宛先グループ別シェーピング回路322 20 の制御に従い、G#0,G#2,G#3の宛先グループ別FIF0メモ リから先頭のコピーセルが読み出される。同時に競合調 整用FIFOメモリ34へはG#0,G#2,G#3の順番でコピーセル が時分割多重されて書き込まれる。なお、図中のTSは 最小セル読出間隔を示し、例えば、TS=2はセルを送 出してから次のセルを送出するまでの時間間隔が2であ る。これはセルの送出と非送出を交互に行うことを意味 する。また、TS=3はセルを送出してから次のセルを 送出するまでの時間間隔が2である。これはセルを1回 送出したら2回送出しないという動作を繰り返すことを 意味する。また、TAUは揺らぎの許容値を示す。図1 0は、競合調整用FIFOメモリ34からのコピーセル出力状 況を時刻t=0,1,2,3,...,18に渡って示している。

【0050】t=0において、宛先グループ別シェーピング回路は、キューイングしているG#0,G#2,G#3の宛先グループ別FIF0メモリに基準(開始)となるセル読出し指示をする。それに従い、G#0,G#2,G#3の宛先グループ別FIF0メモリから先頭のコピーセルが読み出される。競合調整用FIF0メモリ34にはG#0,G#2,G#3のコピーセルが時分割多重で順次格納される。

【0051】t=1において、宛先グループ別シェーピング回路に従い、全宛先グループ別FIFOメモリからのコピーセル読出しはまだなく、競合調整用FIFOメモリ34に新たにコピーセルが書き込まれることはない。競合調整用FIFOメモリ34ではG#0、G#2、G#3のコピーセルが既に蓄積されており、先頭にキューイングしているG#0のコピーセルが速度Vで入ハイウェイ#(N+1)inへ出力される。

【0052】t=2において、宛先グループ別シェービング回路G#0では、t=0から最小セル読出間隔TS=2が経過したので、G#0の宛先グループ別FIFOメモリへ読み出し指

示が制御される。それに従いG#Oの宛先グループ別FIFO メモリから先頭のコピーセルが読み出される。競合調整用FIFOメモリ34ではG#Oのコピーセルが最後尾に書き込まれると同時に、予め蓄積していたG#2のコピーセルを速度Vで入ハイウェイ#(N+1)inに出力する。

【0053】t=3において、宛先グループ別シェーピング回路G#3では、t=0から最小セル読出間隔TS=3が経過したので、G#3の宛先グループ別FIFOメモリへ読み出し指示が制御される。それに従いG#3の宛先グループ別FIFOメモリから先頭のコピーセルが読み出される。競合調整用FIFOメモリ34ではG#3のコピーセルが最後尾に書き込まれると同時に、予め蓄積していたG#3のコピーセルを速度Vで入ハイウェイ#(N+1)inに出力する。

【0054】t=4において、宛先グループ別シェーピング回路G#0では、t=2から最小セル読出間隔TS=2が経過したので、G#0の宛先グループ別FIFOメモリへ読み出し指示が制御される。それに従い、G#0の宛先グループ別FIFOメモリから先頭のコピーセルが読み出される。競合調整用FIFOメモリ34ではG#0のコピーセルが最後尾に書き込まれると同時に、G#0のコピーセルが速度Vで入ハイウェイ#(N+1) inに出力される。

【0055】t=5において、宛先グループ別シェーピング回路に従い全宛先グループ別FIFOメモリからのコピーセル読み出しはなく、競合調整用FIFOメモリ34には新たにコピーセルは書き込まれない。競合調整用FIFOメモリ34ではG#3のコピーセルが速度Vで入ハイウェイ#(N+1)inに出力される。

【0056】t=7において、宛先グループ別シェーピング回路G#2では、t=0から最小セル読出間隔TS=7が経過したので、G#2の宛先グループ別FIFOメモリへ読み出し指示が制御される。それに従いG#2の宛先グループ別FIFOメモリから先頭のコピーセルが読み出される。競合調整用FIFOメモリ34ではG#2のコピーセルが表後尾に書き込まれると同時に、G#0のコピーセルが速度Vで入ハイウェイ#(N+1) inに出力される。

【0057】t=8において、宛先グループ別シェーピング回路G#0では、t=6から最小セル読出間隔TS=2が経過したので、G#0の宛先グループ別FIFOメモリへ読み出し指示が制御される。それに従いG#0の宛先グループ別FIFOメモリから先頭のコピーセルが読み出される。競合調整用FIFOメモリ34ではG#0のコピーセルが最後尾に書き込まれると同時に、G#3のコピーセルが速度Vで入ハイウェイ#(N+1) inに出力される。

【0058】t=8において、宛先グループ別シェーピング回路G#0では、t=6から最小セル読出間隔TS=2が経過したので、G#0の宛先グループ別FIFOメモリへ読み出し指示が制御される。それに従いG#0の宛先グループ別FIFOメモリから先頭のコピーセルが読み出される。競合調整用FIFOメモリ34ではG#0のコピーセルが最後尾に書き込まれると同時に、G#3のコピーセルが速度Vで入ハイウェ

10

イ#(N+1) inに出力される。

【0059】t=9において、宛先グループ別シェーピン グ回路G#3では、t=6から最小セル読出間隔TS=3が経過し たが、G#3にコピーセルキューイングが無いためG#3の宛 先グループ別FIFOメモリへの読み出しは指示されない。 競合調整用FIFOメモリ34ではG#2のコピーセルが速度Vで 入ハイウェイ#(N+1) inに出力される。

【0060】t=10において、宛先グループ別シェーピン グ回路G#0では、t=8から最小セル読出間隔TS=2が経過し たので、G#Oの宛先グループ別FIFOメモリへ読み出し指 示が制御される。それに従いG#Oの宛先グループ別FIFO メモリから先頭のコピーセルが読み出される。競合調整 用FIFOメモリ34ではG#Oのコピーセルが最後尾に書き込 まれると同時に、G#Oのコピーセルが速度Vで入ハイウェ イ#(N+1) inに出力される。

【0061】t=11において、宛先グループ別シェーピン グ回路に従い全宛先グループ別FIFOメモリからのコピー セル読み出しはなく、競合調整用FIFOメモリ34には新た にコピーセルは書き込まれない。競合調整用FIF0メモリ 34ではG#0のコピーセルを速度Vで入ハイウェイ#(N+1) in 20 に出力する。

【0062】t=12において、宛先グループ別シェーピン グ回路G#0では、t=10から最小セル読出間隔TS=2が経過 したので、G#Oの宛先グループ別FIFOメモリへ読み出し 指示が制御される。それに従いG#Oの宛先グループ別FIF 0メモリから先頭のコピーセルが読み出される。競合調 整用FIFOメモリ34ではG#Oのコピーセルが最後尾に書き 込まれる。同時にコピーセルのキューイングが無いので 入ハイウェイ#(N+1) inにコピーセルの出力はない。

【0063】t=13,15,17において、宛先グループ別シェ ーピング回路に従い全宛先グループ別FIFOメモリからの コピーセル読み出しはなく、競合調整用FIFOメモリ34に は新たにコピーセルは書き込まれない。競合調整用FIFO メモリ34ではG#0のコピーセルが速度Vで入ハイウェイ# (N+1) inに出力される。

【0064】t=14,16,18において、宛先グループ別シェ ーピング回路G#0では、それぞれt=12,14,16から最小セ ル読出間隔TS=2経過したので、G#Oの宛先グループ別FIF 0メモリへ読み出し指示が制御される。それに従いG#0の 宛先グループ別FIF0メモリから先頭コピーセルが時分割 多重されて読み出される。競合調整用FIFOメモリ34では G#Oのコピーセルが最後尾に書き込まれる。同時にコピ ーセルのキューイングが無いので入ハイウェイ#(N+1) in にコピーセルの出力はない。

【0065】この実施の形態によれば、宛先グループ別 FIFOメモリから競合調整用FIFOメモリへの多重化はシェ ーピング回路の設定により制御されるので、各グループ 間の多重化の割合を柔軟に制御することが可能である。

【0066】また、図7において各宛先グループ別シェ

1対1で設けられている。これに対して各宛先グループ別 シェーピング回路322に対して複数の宛先グループ別FIF 0メモリ321に1対多で設ける。これにより宛先グループ 別シェーピング回路322の実装規模が小さくなる。

【0067】実施の形態3.図11はこの発明に係る空 間型トランク方式を用いたセル同報装置の別の実施の形 態を示す構成図である。図において、コピーセル制御回 路30以外の構成は図3と全く同じである。321は、スイ ッチ22の幾つかの出ハイウェイを重複することなく束ね たグループ別にコピーセルをキューイングする宛先グル ープ別FIFOメモリ群である。35は、各宛先グループ別FI FOメモリからのコピーセル読み出しを制御する読出スケ ジュール回路35である。351は、コピーセルを読み出す 宛先グループをスケジューリングした読出スケジュール テーブルである。実施の形態2の図7の構成で存在して いた競合調整用FIFOメモリ34が無くなり、各宛先グルー プ別FIF0メモリ群321の全出力リンクが1本の共通な出力 リンクとして接続され、その共通な出力リンクはそのま ま入ハイウェイ#(N+1) inに接続されている。各宛先グル ープ別FIF0メモリ321に接続されている出力リンク速度 は、入ハイウェイ#(N+1) inの速度Vである。

【0068】次に、動作を説明する。読出スケジュール テーブル351には、CPU25より読み出し指示する宛先グル ープ番号を設定する。図11では、宛先グループ別FIFO メモリ群321へ読み出し指示する動作を示している。読 出スケジュール回路35は、6回で帰還(1周り)する読 み出し動作を宛先グループ別FIFOメモリ群321へ指示す る。[読出スケジュール]において読出スケジュールテー ブル351のアドレス0から5までのアクセス順番を、アド レス0,....,5間を繋ぐ遷移矢印で示している。また[読出 スケジュール]におけるアドレス0,...,5と1対1に対応し た読出スケジュールテーブル351の6つのデータ領域に、 CPU25より設定された宛先グループ番号を記している。 読出スケジュール回路35内の[読出スケジュール]では実 施の形態2における時刻tが1経過する毎にアドレス間を 遷移する。

【0069】したがってt=0において読出スケジュール テーブル351のアドレス0を選択していると、読出スケジ ユールテーブル351のデータである宛先グループ番号#O が読み出される。これによって読出スケジュール回路35 からG#Oの宛先グループ別FIFOメモリへコピーセルの読 み出し指示が行なわれる。読み出し指示にしたがって、 G#Oの宛先グループ別FIFOメモリにセルキューイングが 有る場合にはコピーセルを入ハイウェイ#(N+1) inに出力 する。

【0070】同様にt=1において読出スケジュールテー ブル351のデータである宛先グループ番号#3が読み出さ れ、G#3の宛先グループ別FIFOメモリヘコピーセルの読 み出し指示が行なわれ、G#3の宛先グループ別FIFOメモ ーピング回路群322は、宛先グループ別FIFOメモリ321に 50 リにセルキューイングが有る場合にはコピーセルを入ハ

10

17

イウェイ#(N+1) inに出力する。

【0071】同様にt=2においてG#0の宛先グループ別FI FOメモリにセルキューイングが有る場合にはコピーセル を入ハイウェイ#(N+1) inに出力する。

【0072】同様にt=3においてG#1の宛先グループ別FI FOメモリにセルキューイングが有る場合にはコピーセル を入ハイウェイ#(N+1) inに出力する。

【0073】同様にt=4においてG#0の宛先グループ別FI FOメモリにセルキューイングが有る場合にはコピーセル を入ハイウェイ#(N+1) inに出力する。

【0074】同様にt=5においてG#2の宛先グループ別FI FOメモリにセルキューイングが有る場合にはコピーセル を入ハイウェイ#(N+1) inに出力する。

【0075】t=6において、t=0の時と同じ読み出し指示 に再帰し、t=0と同じ動作が繰り返される。以降はt=1か らt=6までと同じ読み出し指示が繰り返される。

【0076】この実施の形態によれば、宛先グループ別 FIFOメモリからのコピーセル出力の多重化は読出スケジ ユール回路が読出スケジュールの設定に基づいて制御す るので、多重化の競合制御を柔軟に行うことが可能であ り、同時に競合調整用FIFOメモリが不要になる。

【0077】実施の形態4. 図12はこの発明に係る空 間型トランク方式を用いたセル同報装置の別の実施の形 態を示す構成図であり、コピーサーバ内の構成を示して いる。図において、同符号は同一又は相当部分を示す。 コピーサーバ23は以下の構成要素を備え、呼処理プロセ ッサ25から指示されている数c(≦N)のコピーセルを生成 して出力リンクに出力する。231はATMセルヘッダ内に書 き込まれた内部識別子を抽出する内部識別子抽出回路、 232は内部識別子をもとにルーチンテーブルRTBL233から 最大k(≦N)回データを読み出すRTBL検索回路、236はRTB Lへの検索待ちに対応するため一時的に入力内部識別子 を蓄積するヘッダFIFOメモリ、233は発呼時に呼処理プ ロセッサ25の制御でセル同報する入力ATMセルヘッダ内 の内部識別子に対応させた同報出ハイウェイのコードタ グと新たなVPI/VCIを登録しているルーチンテーブルRTB L、234は入力ATMセルをそのまま格納するセルバッフ ァ、235はセルバッファ234の入力ATMセルに出ハイウェ イのコードタグと新たなVPI/VCIを付け替えるセルヘッ ダ付替回路、30はセルヘッダ付替回路235で生成された コピーセルをスイッチ22へ出力するタイミングを調整す るコピーセル読出制御回路である。コピーセル制御回路 30の構成は実施の形態1のそれと同じである。

【0078】次に、動作を説明する。コピーサーバ23で は出ハイウェイ#(N+1)outよりATMセルが入力すると、内 部識別子抽出回路231がATMセルより内部識別子を取り出 しRTBL検索回路232へ転送する。一方、ATMセル全体はセ ルバッファ234へ転送され保持される。RTBL233には、呼 処理プロセッサ25の制御で内部識別子に対応させて(1) 出ハイウェイ#1out~#Noutのうちの1つを特定するコー

ドタグと、(2)正規の呼識別子であるVPI/VCIの組がc(≦ N)個、登録されている。RTBL検索回路232はヘッダFIFO メモリ236の先頭にある内部識別子を検索キーとしてRTB L233を検索することにより、(1)該ATMセルを出ハイウェ イ#lout~#Noutの内の1つにルーチングするためのコー ドタグと、(2)正規のVPI/VCIの組をk組のみ求める。

【0079】ついで、セルヘッダ付替回路235は、セル バッファ234より該ATMセルを読み出し、内部識別子をも とに検索されたk個のコードタグと正規のVPI/VCIの組の 内の1つに付け替えてコピーセル読出制御回路30内のFIF 0メモリ (図示せず) に書き込む。このセルヘッダ付替 回路235の動作は、呼処理プロセッサ25から指示されて いる最大検索数k(≦N)と同回数だけ行なわれる。ヘッダ FIFOメモリ236は、先頭にある内部識別子に対応させた 登録数c≦k×i(i=0,1,...)となるi回まで、先頭にある 内部識別子はヘッダFIFOメモリ236より読み出されず、 各回とも重複なく登録情報 (コードタグ、新たなVPI/VC I) を求める。そして初めてc≤k×i(i=0,1,...)となっ たi回目の検索時に先頭にある内部識別子がヘッダFIF0 メモリ236より読み出される。

【0080】この実施の形態によれば、同報時に、RT BL233の検索やセルヘッダ付替回路235でのコー ドタグ、新たなVPI/VCIへコピーセルの付替えや 組立て、そしてコピーセル読出制御回路30への書込み を c 回連続して行うために高速処理が必要になっていた が、その同報数cに影響されず、k回連続まで行うとい う制限を設けることで動作速度は c>k の場合、k/c に低速化される。このように低速化することによりハー ドウェアの設計が容易になる。

【0081】また、RTBL233の構成は幾つか有る。図1 3はRTBLの一構成例を示している。この例では内部識別 子はCPU25により0から4095まで設定されている。1つの 内部識別子対しては、コードタグ#0から#31までの中で 同報のためにATMセルをコピーする幾つかのコードタグ のみフラグを上げた状態■1■に、同報しないその他の コードタグにはフラグを下げた状態■0■に設定する。 ある内部識別子をキーとして1度に全コードタグのフラ グ状態をRTBL233より検索するので、検索処理の高速化 を図ることができる。同時にVPI/VCI検索も内部識別子 40 をキーとして一度に全VPI/VCIを検索し、フラグ状態" 1"のコードタグに相当するビット位置のVPI/VCIのみ を有効データとして処理する。

【0082】また、図14は別のRTBLの構成例を示して いる。予めCPU25により内部識別子と、同報番号を設定 しておく。この例では内部識別子は0から4095まで、同 報番号は0から63までの範囲内で設定している。1つの内 部識別子には同報番号0からc-1までの各々に対応し て、コードタグとVPI/VCIと有効/無効フラグの組が1つ ずつ合計 c 組 (セルコピー数cに相当する) 設定され

50 る。有効/無効フラグは、ある内部識別子における同報

番号に対する宛先グループのデータが有効である場合に はフラグを上げた状態■1■に、無効である場合にはフ ラグを下げた状態■0■に設定する。これにより、ある 内部識別子と同報番号をキーとして1回で1つのコード タグのフラグ状態をRTBL233より検索できる。

【0083】また、この有効/無効フラグは、同報番号 0からc-1までフラグを上げた状態■1■で、それ以 降はフラグを下げた状態■0■であることを前提として いる。或る内部識別子に対する全部のコードタグを検索 するためには、有効/無効フラグが下げた状態■0■を検 10 へ入力する。このコードタグは、p本の出ハイウェイの 索するまで(c+1)回同報番号をインクリメントし、検索 を繰り返す必要がある。図13の構成例と比べてコード タグ(=出ハイウェイ数)の増加とともにRTBL233のデー タ幅が定比例に増加することはないため、テーブルのデ ータビット幅を予め大きく取っておく必要がない。した がって、テーブルの無駄がなくなり、メモリの使用効率 がよい。また、コードタグ数の増大に伴って、テーブル のデータビット幅を越える場合、テーブルを再構成し直 す必要もないため、作業の無駄を省くことができる。

【0084】また、図15はさらに別のRTBLの構成例を 示したものであり、図14における有効/無効フラグを エンドビットフラグ(EB)に入れ替えたものである。エン ドビットフラグは、ある内部識別子におけるセルコピー 数cに相当する同報番号0からc-1までの中で、同報番号c -1 (同報の最終番号を示す) のみにフラグを上げた状態 ■1■に、その他の同報番号にはフラグを下げた状態■0 ■に設定する。ある内部識別子に対する全部のコードタ グを検索するためには、エンドビットフラグが上がった 状態■1■を検索するまでc回同報番号をインクリメント し、検索を繰り返す必要がある。これにより、図14と 同様の効果を奏するが、さらに、設定は初期クリア後、 エンド番号のエンドビットフラグを■1■に上げるのみ で済むので、設定処理が容易である。

【0085】実施の形態5.図16はこの発明に係る空 間型トランク方式を用いたセル同報装置の別の実施の形 態を示す構成図であり、セル同報装置のスイッチ22とコ ピーサーバ23間の構成を示したものである。図におい て、図1と同符号は同一又は相当部分を示す。22はコピ ーサーバ23から入力している複数本の入ハイウェイとコ ピーサーバ23へ出力している複数本の出ハイウェイを持 40 つスイッチ、40はスイッチ22からコピーサーバ23へ出力 している複数本の出ハイウェイを時分割多重する多重化 回路、41はコピーサーバ23からスイッチ22へ入力してい る複数本の入ハイウェイを分離する分離化回路である。 従って1つのコピーサーバ23を複数本の入出ハイウェイ で共有する構成となる。複数本の出ハイウェイ#(N+1)ou t,..., #(N+p) outの速度は、それぞれVin(1),..., Vin(p) である。又複数本の入ハイウェイ#(N+1) in,...,#(N+q) i nの速度は、それぞれV(1),...,V(q)である。コピーサー バ23の入力リンクの速度はVinであり、出力リンクの速

度はVである。p,qは自然数である。Vp=∑i=1,p Vin(i) (即ちVpはi=1からpまでVin(i)の総和をとったものであ る),Vq=Si=1,q V(i) (即ちVqはi=1からqまでV(i)の総 和をとったものである」である。

【0086】次に、動作を説明する。スイッチ22に、マ ルチキャスト呼のATMセルが入力すると、ヘッダ変換機 (VCC1)211~21n(図示せず) はATMセルにコピーサーバ23 ヘルーチングするためのコードタグを付加し、かつ、新 たなVPI/VCIの代わりに内部識別子を付けてスイッチ22 各々に対応して1つずつ合計p個ある。そのため、スイ ッチ22はx個のマルチキャスト呼のATMセルをx(xは自然 数) 個の異なるコードタグで指示する出ハイウェイ#(N+ 1) out~#(N+x) out に同時にルーチングする。ここでx≦p である。多重化回路40は、複数本の出ハイウェイ#(N+1) out~#(N+p)outから出力する該ATMセルを時分割で多重 する。また、分離化回路41は、複数本の入ハイウェイ# (N+1) in~#(N+q) inへ入力するコピーサーバからの該多 重されたATMセルを分離する。ただしVg≥V、Vin≥Vpで ある。コピーサーバ23や呼処理プロセッサ25は従来技術 や他の実施の形態の動作と同じである。

【0087】この実施の形態によれば、スイッチ22に 同時に入力してきた複数のマルチキャスト呼のATMセル を同時に p 個までコピーサーバ23に送出することがで き、スイッチ22内でのコピーサーバ23へ繋がる出ハ イウェーでの待ち合わせの為にバッファを使用すること を回避できる。また、複数の同報処理を同時に扱えるの で、処理の高速化を図ることができる。

【0088】実施の形態6.図17はこの発明に係る空 間型トランク方式を用いたセル同報装置の別の実施の形 30 態を示す構成図である。図において、図1と同符号は同 一又は相当部分を示す。スイッチ22からコピーサーバ23 へ出力している複数本の出ハイウェイとコピーサーバ23 からスイッチ22へ入力している複数本の入ハイウェイを r(rは自然数)個のグループに分割した構成を持ってい る。又、401~40rはグループ毎に割り当てられた複数本 の出ハイウェイのみを時分割多重する多重化回路、411 ~41、はグループ毎に割り当てられた複数本の入ハイウ ェイのみを分離する分離化回路、231~23rはグループ毎 に設けられたコピーサーバ、22は実施の形態5に示され るスイッチ、25はr個のコピーサーバ231~23rの全てに 対応する呼処理プロセッサである。したがってr個の入 出ハイウェイグループ毎にコビーサーバ231.....23rを 対応させた構成となる。

【0089】複数本の出ハイウェイを束ねたグループ 1,...,rの速度は、それぞれのグループ内の割り当てら れた出ハイウェイの速度を合計することによって得ら れ、それぞれVpi,...,Vprである。又複数本の入ハイウ ェイを束ねたグループ1,...,rの速度は、それぞれのグ 50 ループ内の割り当てられた入ハイウェイの速度を合計す

ることによって得られ、それぞれVq1,...,Vqrである。 コピーサーバ231~23,の入力リンクの速度は、それぞれ Vini,..., Vinrである。コピーサーバ231~23rの出力リ ンクの速度は、それぞれ V_1, \ldots, V_r である。ここで $p \ge r$, **q**≥rである。

【0090】多重化回路401~40rでは、それぞれ複数本 の出ハイウェイを東ねたグループ1....rから出力する 該ATMセルを時分割で多重する。分離化回路411~41rで は、それぞれ複数本の入ハイウェイを東ねたグループ 1,...,rへ入力する該ATMセルを分離する。

【0091】この実施の形態によれば、グループ毎に複 数の同報処理を同時に扱えるので、処理の高速化を図る ことができるだけでなく、グループ毎に柔軟な対応が可 能である。また、コピーサーバ231~23rに処理が分散さ れる為、コピーサーバ231~23г内の処理速度を低く抑え ることができる。従って、図16で用いたコピーサーバ をグループ化という概念の下に何の改良も加えずに流用 することで容易に同報処理装置の規模拡張が図れ、同時 処理数を増大することができる。

【0092】尚、以上の各実施の形態では、FIF0メモリ はコピーセルを格納するものであることを前提として説 明したが、これに限らず、コピーセルを格納しているR AMなど(セルバッファ234、RTBL233も含む)のメモリ のアドレスをFIF0メモリに格納しても同様の効果が得ら れる。

[0093]

【発明の効果】以上、第1の発明によれば、コピーサー バは、宛先グループ間でコピーセルの出力タイミングを 調整するので、スイッチでのセル廃棄の発生頻度を低減 することができるという効果を奏する。

【0094】また、第2の発明によれば、コピーサーバ は、宛先グループ別にコピーセルの出力タイミングを調 整するので、スイッチでのセル廃棄の発生頻度を低減す ることができるという効果を奏する。

【0095】また、第3の発明によれば、コピーサーバ に宛先グループ間で又は宛先グループ別にコピーセルの 出力タイミングを調整するコピーセル読出制御回路を設 けたので、スイッチでのセル廃棄の発生頻度を低減する ことができるという効果を奏する。

【0096】また、第4の発明によれば、コピーサーバ 40 内にコピーセル格納アドレス読出制御回路を設け、コピ ーセルのデータを格納している出力バッファメモリ又は 共通バッファメモリにアドレスを与えるタイミング調整 を行なうコピーセル格納アドレス読み出し制御回路を備 えたので、間接的にコピーセルの出力タイミングを調整 することにより、スイッチでのセル廃棄の発生頻度を低 減することができるという効果を奏する。

【0097】また、第5の発明によれば、コピーセル読 出制御回路は、セレクタの周期的な動作に従って宛先グ り、全宛先グループ間に対して公平な読み出しができる という効果を奏する。

【0098】また、第6の発明によれば、コピーセル読 出制御回路は、コピーセルの宛先グループ番号と連続読 出回数を対応させたコピーセル連続読出回数テーブルを 備え、このコピーセル連続読出回数テーブルに従ってコ ピーセルを連続で読み出しかつ多重し、また連続読出回 数が0で使用が割り当てられていない出ハイウェイグル ープに相当する宛先グループFIFOメモリに対してコピー 10 セルはキューイングされないため、読み飛ばすことによ り柔軟な読み出しができるという効果を奏する。

【0099】また、第7の発明によれば、コピーセル読 出制御回路は、多重化回路の周期的な動作に従って宛先 グループ別FIF0メモリからのセル読み出しを行うことに より、全宛先グループ間に対して公平な読み出しがで き、さらに時分割多重の割合に応じて宛先グループ別FI FOメモリ群の動作速度は低速化されているので、ハード ウェアの設計が容易になるという効果を奏する。

【0100】また、第8の発明によれば、宛先グループ 20 別FIFOメモリから競合調整用FIFOメモリへの多重化はシ ェーピング回路の設定により制御されるので、各グルー プ間の多重化の割合を柔軟に制御することが可能である という効果を奏する。

【0101】また、第9の発明によれば、各宛先グルー プ別シェーピング回路に対して複数の宛先グループ別FI FOメモリを1対多の比で設けたので、宛先グループ別シ エーピング回路の実装規模が小さくなるという効果を奏

【0102】また、第10の発明によれば、宛先グルー プ別FIFOメモリからのコピーセル出力の多重化は読出ス 30 ケジュール回路が読出スケジュールの設定に基づいて制 御するので、多重化の競合制御を柔軟に行うことが可能 であり、同時に競合調整用FIFOメモリが不要になるとい う効果を奏する。

【0103】また、第11の発明によれば、同報時に、 RTBL233の検索やセルヘッダ付替回路235での コードタグ、新たなVPI/VCIへコピーセルの付替 えや組立て、そしてコピーセル読出制御回路30への書 込みをc回連続して行うために高速処理が必要になって いたが、その同報数に影響されず、k回連続まで行うと いう制限を設けることで動作速度は低速化されるので、 ハードウェアの設計が容易になるいう効果を奏する。

【0104】また、第12の発明によれば、RTBLは 内部識別子と、この内部識別子に対応するコードタグ と、VPI/VCIを備えたので、ある内部識別子をキ ーとして1度に全コードタグのフラグ状態をRTBL233より 検索するので、検索処理の高速化を図ることができると いう効果を奏する。

【0105】また、第13の発明によれば、RTBLは ループ別FIFOメモリからのセル読み出しを行うことによ 50 内部識別子と、この内部識別子に対応する同報番号と、

コードタグと、VPI/VCIと、有効/無効フラグとを備え たので、コードタグ数 (=出ハイウェイ数) の増加とと もにRTBL233のデータ幅が定比例に増加することはない ため、メモリの使用効率がよい。また、コードタグ数の 増大に伴って、テーブルのデータ幅を越える場合、テー ブルを再構成し直す必要もないため、作業の無駄を省く ことができるという効果を奏する。

【0106】また、第14の発明によれば、RTBLは 内部識別子と、この内部識別子に対応する同報番号と、 コードタグと、エンドフラグとを備え、同報番号の最終 10 番号にのみエンドフラグを■1■に設定するので、設定 処理が容易であるという効果を奏する。

【0107】また、第15の発明によれば、複数本の入 ハイウェイを多重化する多重化回路と、複数の出ハイウ エイを分離化する分離化回路を、それぞれコピーサーバ の入力側と出力側に配置することによってコピーサーバ を複数本の入出ハイウェイで共有するので、スイッチ2 2に同時に入力してきた複数のマルチキャスト呼のATM セルを同時にp個までコピーサーバ23に送出すること ができ、スイッチ22内でのコピーサーバ23へ繋がる 出ハイウェーでの待ち合わせの為にバッファを使用する ことを回避でき、さらに複数の同報処理を同時に扱える ので、処理の高速化を図ることができるという効果を奏 する。

【0108】また、第16の発明によれば、複数本の入 ハイウェイをいくつかのグループにグループ化して、こ のグループ毎に多重化する多重化回路と、複数の出ハイ ウェイを上記グループ毎に分離化する分離化回路とを、 それぞれコピーサーバの入力側と出力側に配置してコピ ーサーバを複数本の入出ハイウェイで共有するので、グ 30 ループ毎に処理の高速化を図れるだけでなく、グループ 毎に柔軟な対応が可能であるという効果を奏する。ま た、コピーサーバ231~23rに処理が分散される為、コピ ーサーバ231~23r内の処理速度を低く抑えることができ る。従って、図16で用いたコピーサーバをグループ化 という概念の下に何の改良も加えずに流用することで容 易に同報処理装置の規模拡張が図れ、同時処理数を増大 することができるという効果を奏する。

【図面の簡単な説明】

【図1】 この発明に係る空間型トランク方式を用いた 40 セル同報装置の原理説明図である。

【図2】 この発明に係る空間型トランク方式を用いた セル同報装置の別の原理説明図である。

【図3】 この発明に係る空間型トランク方式を用いた セル同報装置の一実施の形態を示す構成図である。

【図4】 コピーセル読み出し管理と制御方法を示す説 明図である。

【図5】 コピーセル連続読出回数テーブルに従ったコ ピーセル読み出し状況を示す説明図である。

【図6】 4対1の多重化回路を用いた場合のコピーセ 50 30 コピーセル読出制御回路

ル読出状況を示す説明図である。

【図7】 この発明に係る空間型トランク方式を用いた セル同報装置の別の実施の形態を示す構成図である。

【図8】 時刻t=0における宛先グループ別FIF0メモリ4 つ(G#0~G#3)にコピーセルがキューイングしている状態 とCPU25による宛先グループ別シェーピング回路4つ(G#0 ~G#3)の設定情報を示す説明図である。

【図9】 競合調整用FIFOメモリ34のキューイング状況 を時刻t=0,1,2,3,...,18に渡って示す説明図である。

【図10】 競合調整用FIFOメモリ34からのコピーセル 出力状況を時刻t=0,1,2,3,...,18に渡って示す説明図で ある。

【図11】 この発明に係る空間型トランク方式を用い たセル同報装置の別の実施の形態を示す構成図である。

この発明に係る空間型トランク方式を用い 【図12】 たセル同報装置の別の実施の形態を示す構成図である。

【図13】 RTBLの一構成例を示す図である。

図14] RTBLの別の構成例を示す図である。

図15 RTBLのさらに別の構成例を示す図である。

図16] この発明に係る空間型トランク方式を用い たセル同報装置の別の実施の形態を示す構成図である。

【図17】 この発明に係る空間型トランク方式を用い たセル同報装置の別の実施の形態を示す構成図である。

【図18】 従来の広帯域ISDNに関するセル同報装置の 構成図である。

【図19】 従来の空間型トランク方式を用いたセル同 報装置の構成図である。

【図20】 図19に示したコピーサーバ23の詳細な構 成を示す構成図である。

【図21】 マルチキャスト呼以外のATMセルを処理 する例を示す説明図である。

【図22】 入ハイウェイ#1in~#Ninから入力する セルフォーマットを示す説明図である。

【図23】 スイッチ22の入力211~21N+1から入 力するセルフォーマットを示す説明図である。

【図24】 出ハイウェイ# 1 out~# Noutへ出力する セルフォーマットを示す説明図である。

【図25】 出ハイウェイ#(N+1)outへ出力するセルフ ォーマットを示す説明図である。

【図26】 入力ハイウェイ#(N+1)inから入力するセ ルフォーマットを示す説明図である。

【図27】 マルチキャスト呼のATMセルを処理する 例を示す説明図である。

【符号の説明】

21 ヘッダ変換機 (VCC1)

22 スイッチ


23 コピーサーバ


24 ヘッダ変換機 (VCC2)

25 呼処理プロセッサ (CPU)

- 31 コピーセル格納アドレス読出制御回路
- 33 セレクタ 2 3 4
- 34 競合調整用FIFOメモリ
- 35 読出スケジュール回路
- 40 多重化回路
- 4 1 分離化回路 231 内部識別子抽出回路
- 232 ルーチングテーブル (RTBL) 検索回路


- 233 ルーチングテーブル (RTBL)
- セルバッファ
- 235 セルヘッダ付替回路
- シングルFIFOメモリ 3 1 1
- 321 宛先グループ別FIFOメモリ群
- 322 宛先グループ別シェーピング回路群
- 351 読出スケジュールテーブル






【図3】


【図24】



【図4】




【図5】




コピーセル連続該出回数テーブル331				
宛先グループ番号	連続統出回数			
G#0	4			
G#1	0			
G#2	Į.			
G#3	2			

[図6]




【図7】




【図26】


【図10】



【図11】



[図12]



【図13】

内部識別子	コードタグ	VPI/VCI		
	#0 #1 #2 #3 #31	#0 #1 #2 #3 #31		
0	10110 0	a be		
1	10000	c		
1 2	0 0 1 1 0 0	e f		
3	0 0 1 1 1 0	bcf		
4095	1 1 1 1 1 0	abcde		

【図14】

内部識別子	問報番号	コードタグ	VPI/VCI	有/無
0 0 0	0 1 2	#() #2 #3	a b e	1 1 0
0	63 0	× #0	e	0
1 2 2	63 0 1	x #2 #3	e f	0 1 0
2	63	x		0
4095	63	×		0


有/無:有効/無効フラグの略

【図15】


内部識別子	同報番号	コードタグ	VPI/VCI	EB
0 0	0 1 2	#0 #2 #3	a b c	0 1 0
0	63 0	х #О	e	0
1 2 2	63 0 1	x #2 #3	. c	0 1 0
2	63	х		0
4095	63	Х		0


________0 EB: エンドビットフラグの略

【図27】




[図16]







【図18】



【図19】



[図20]



フロントページの続き

(72)発明者 斎藤 泰孝

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

(72) 発明者 都築 宗徳

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

F ターム (参考) 5K030 GA06 GA11 HA10 HB14 HB29 HC06 JA01 KA03 KA15 KA22 KX13 KX28 LB06 LC02 LD02